
FN1242A P2D基板の発送の遅れ
投稿日 |
: 2015/01/12(Mon) 22:47 |
投稿者 |
: やなさん |
参照先 |
: |
皆さん、こんXXは。
FN1242A P2D基板を予約されている方への連絡です。
最終動作確認中ですが、44.1KHz時に音が途切れたり、
スクラッチノイズが乗る症状が出ています。
対策を検討中ですので、発送が数日遅れます。
長らくお待たせして申し訳ありませんが、もう暫くお待ち下さい。

Re: FN1242A P2D基板の発送の遅れ
投稿日 |
: 2015/02/16(Mon) 23:34 |
投稿者 |
: やなさん |
参照先 |
: |
Sさん、こんXXは。
> 44.1kHz入力の場合は出力が22MHz、88.2kHzだと45MHzが出力されているようです。
88.2KHzの場合、DSD256で出力しますが、リクロックの関係で、
SCLKは45MHzにしています。
> 44.1kHz入力の場合は、P2DでDSD128に変換されるので、マスタークロックの出力は22MHzのはずですよね?
44.1KHzの時は22MHzのはずです。
> 何かハンダ付け失敗してるんでしょうか?
88.2KHz時にSCLKが45MHzになるのは正常です。

Re: FN1242A P2D基板の発送の遅れ
投稿日 |
: 2015/02/16(Mon) 23:26 |
投稿者 |
: S |
参照先 |
: |
やなさん
返信ありがとうございました。
LEDの件、正常な動作のようで安心しました。
ところで、FN1242A使用のDACとの組み合わせで、44.1kHzをP2Dした場合に音声にノイズが乗る件、当方でも藤原氏のDAC1242-2とで発生しました。
他の方と同様に、88.2kHzにアップサンプリングして供給するとノイズが消えます。
そのため、オシロを繋いで、マスタークロックの入力と出力をチェックしていたのですが、私の環境だとP2D時にP3をオープンにしていても、44.1kHz入力の場合は出力が22MHz、88.2kHzだと45MHzが出力されているようです。
44.1kHz入力の場合は、P2DでDSD128に変換されるので、マスタークロックの出力は22MHzのはずですよね?
何かハンダ付け失敗してるんでしょうか?

Re: FN1242A P2D基板の発送の遅れ
投稿日 |
: 2015/02/16(Mon) 01:36 |
投稿者 |
: 半導体計測屋 |
参照先 |
: |
FN1242AのテストモードP2Dには致命的欠陥があります。
生成されたDSD信号をよく観察してください。
克服しないと正常なDSD再生はできません。
タンデム基板の回路図は試作版の公開だけで、リリース基板の回路図は公開していません。
代わりにリリース基板のレイアウトパターンは公開しています。違いが判れば克服できます。
お好きなようにリバースエンジニアリングしてください。
AVDDがOPENなのも気になりました。絶対最大定格は-0.3〜6.5Vですが、推奨は3V〜5.5Vです。
いいモノ造ってください。

Re: FN1242A P2D基板の発送の遅れ
投稿日 |
: 2015/02/12(Thu) 21:59 |
投稿者 |
: やなさん |
参照先 |
: |
Sさん、こんXXは。
> これで正しいでしょうか?
正常です。
立ち上がり時は、BCLK信号が流れるまで監視&停止しています
ので、全LEDが点灯しません。
FN1242Aはシステムクロックが流れてからでないとソフト設定
がうまく行かないそうなので、BCLKを見ています。
製作マニュアルには説明してないですね。

Re: FN1242A P2D基板の発送の遅れ
投稿日 |
: 2015/02/12(Thu) 13:30 |
投稿者 |
: S |
参照先 |
: |
>やなさん
頒布ありがとうございました。
組立完了して、現在動作確認中です。
44.1kHzのPCMを入力して、パススルーでPCM、P2DでDSDで一応再生できているので、動作は正常なのだと思いますが、LEDの点灯状態について正しいか教えてください。
・電源ON−全LED点灯せず
・信号未入力状態−全LED点灯せず
・信号入力開始−LOL・LOS点灯、LOCK点滅
・LOCK完了−LOL・LOS点灯、LOCK点灯
これで正しいでしょうか?

Re: FN1242A P2D基板の発送の遅れ
投稿日 |
: 2015/02/07(Sat) 05:38 |
投稿者 |
: やなさん |
参照先 |
: |
COPYさん、こんXXは。
亀レスで申し訳ありません。
1件気になった事があります。
Volumioは、44.1KHz時にBCLKが本来は64fsのはずが32fsになっています。
P2Dは64fsで処理していますので、まともに動作しないかと思います。
BCLKの周波数をご確認して頂けますか?

Re: FN1242A P2D基板の発送の遅れ
投稿日 |
: 2015/01/28(Wed) 10:16 |
投稿者 |
: COPY |
参照先 |
: |
COPYと申します。
私も昨晩動作確認を完了しました。
組み合わせは、Rspberry Pi + FN1242A P2D + FN1242A藤原さんDACです。
皆様と同じ様に、CD音源をアップサンプリング無しの44.1khzのまま再生すると、P2D機能ではノイズまみれになりました。PCMスルーだと大丈夫でした。
raspberry Pi + Volumioでのアップサンプリングで96k以上に上げるとP2D機能でノイズレスになります。ちなみにVolumioでは88.2kや176.4kへのアップサンプリング機能がありませんので、試せませんでした。

Re: FN1242A P2D基板の発送の遅れ
投稿日 |
: 2015/01/17(Sat) 15:19 |
投稿者 |
: やなさん |
参照先 |
: |
ITさん、こんXXは。
> 念のためこの現象で一部のハンダ不具合など考えられるでしょうか?
88.2KHz以上は大丈夫なようですので、ハンダ不良では
ないと思います。
クロック信号は電源が悪いと不具合がでる可能性が高い
ので、良い電源を使って下さい。
> それと352.8k以上が認識しない(音が出ない)のですが、これは仕様外でしょうか?
FN1242Aは192KHzまでしか受けれないので、仕様です。

Re: FN1242A P2D基板の発送の遅れ
投稿日 |
: 2015/01/17(Sat) 10:02 |
投稿者 |
: IT |
参照先 |
: |
やなさん、こんにちは
わかりました。
念のためこの現象で一部のハンダ不具合など考えられるでしょうか?
もし怪しそうな箇所があったら教えて下さい。
いずれにしろ、DSD512で出力させるためには、88.2k以上で入力する
必要があると思うので、当面は再生側でアップコンバートして使います。
また何かわかりましたらお願いします。
それと352.8k以上が認識しない(音が出ない)のですが、これは仕様外でしょうか?

Re: FN1242A P2D基板の発送の遅れ
投稿日 |
: 2015/01/17(Sat) 02:57 |
投稿者 |
: やなさん |
参照先 |
: |
ITさん、こんXXは。
> 1242側の仕様なのでしょうか・・・?
1242とリクロックの関係なのは判っています。
リクロックの基準クロックにSCLKかBCLKの逓倍
クロックを使っていますが、どうもクロックの揺れ
があるのか、理想通りには行きません。
駄目な時は、リクロックを通すとBCLKが正常に
出なくなって、ノイズとして聴こえます。
位相差修正のチューニングで対処出来たはずですが、
環境が違うと駄目なパターンがあるのかな。
位相差修正を0に近づけると回避しやすいのですが、
あまりやり過ぎると、位相差修正がいつまでも終わ
らなくなるので、その辺りを調整していました。
88.2/96KHz時はSCLKを2倍にして回避出来たのですが、
44.1/48KHzはSCLKを2倍にすると音が出なくなります。
88.2KHz以上なら問題は出ません。
- WEB PATIO -